电子书
内容简介
本书以一个8位RISCCPU的设计为主线，按照集成电路设计流程，对CPU进分解，从简单计数器模块开始，到寄存器，再到存储控制器，以及CPU状态控制器等，将重点讲授组合逻辑与时序逻辑、阻塞赋值与非阻塞赋值、状态机的设计及验证方法。并通过对其进行逻辑综合和版图设计，内容覆盖了数字集成电路设计全流程。
章节目录
- 扉页
- 版权页
- 内容提要
- 前言
- 第1章 ASIC概述
- 1.1 ASIC概念
- 1.2 ASIC设计方法
- 1.3 ASIC设计流程
- 1.3.1 设计需求分析
- 1.3.2 模块设计及验证
- 1.3.3 逻辑综合及验证
- 1.3.4 版图设计
- 1.3.5 参数提取与静态时序分析
- 1.3.6 物理验证
- 1.4 集成电路设计工具
- 1.4.1 EDA公司简介
- 1.4.2 设计流程各阶段所用工具
- 1.5 全书架构
- 第2章 Verilog HDL基础及实验环境
- 2.1 Verilog HDL硬件描述语言
- 2.1.1 Verilog HDL语法基础
- 2.1.2 Verilog HDL模块设计
- 2.1.3 Verilog HDL测试程序建模方法
- 2.1.4 Verilog HDL的编写技巧
- 2.2 ASIC设计工具运行环境
- 2.2.1 Linux组成结构
- 2.2.2 环境变量设置
- 2.2.3 Linux相关命令
- 第3章 中央处理器
- 3.1 CPU概述
- 3.2 CPU的指令系统
- 3.2.1 指令的基本格式
- 3.2.2 指令分类
- 3.2.3 寻址方式
- 3.2.4 指令周期
- 3.3 CPU的功能实现
- 3.3.1 存储器
- 3.3.2 程序计数器
- 3.3.3 指令寄存器
- 3.3.4 地址多路选择器
- 3.3.5 算术逻辑单元
- 3.3.6 累加器
- 3.3.7 状态控制器
- 3.3.8 CPU
- 第4章 RISC_CPU RTL级设计及仿真
- 4.1 RISC_CPU设计流程
- 4.2 RTL编译与仿真工具使用
- 4.3 RTL级设计与仿真
- 4.3.1 选择器设计
- 4.3.2 程序计数器设计
- 4.3.3 指令寄存器设计
- 4.3.4 算术逻辑单元设计
- 4.3.5 存储器设计
- 4.3.6 设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别
- 4.3.7 状态控制器设计
- 4.3.8 CPU集成设计及验证
- 第5章 电路综合
- 5.1 逻辑综合
- 5.1.1 逻辑综合定义
- 5.1.2 数字同步电路模型
- 5.1.3 时序驱动电路设计
- 5.1.4 综合的三个阶段和综合的层次
- 5.2 基于Design Compiler的逻辑综合流程
- 5.2.1 逻辑综合流程
- 5.2.2 设置库文件
- 5.2.3 读入设计文件
- 5.2.4 施加设计约束
- 5.2.5 定义环境属性
- 5.2.6 综合及结果输出
- 5.2.7 结果分析
- 5.2.8 综合后仿真
- 5.3 综合实验
- 5.3.1 建立工作目录
- 5.3.2 设置工作环境
- 5.3.3 添加PAD
- 5.3.4 编写综合脚本
- 5.3.5 综合的执行
- 5.3.6 综合结果分析
- 5.3.7 门级电路仿真
- 第6章 版图设计
- 6.1 版图设计定义及内容
- 6.1.1 版图设计定义
- 6.1.2 版图设计的输入输出
- 6.1.3 版图设计用到的库文件
- 6.2 基于IC Compiler的版图设计流程
- 6.2.1 ICC的启动和关闭
- 6.2.2 数据准备
- 6.2.3 布图规划
- 6.2.4 布局
- 6.2.5 时钟树综合
- 6.2.6 布线
- 6.2.7 参数提取和后仿真
- 6.2.8 物理验证
- 6.3 版图设计实验
- 6.3.1 实验内容和目的
- 6.3.2 实验指导
- 附录一 Verilog语言要素
- 附录二 各阶段常用命令使用说明
- 附录三 Linux常用命令及说明
- 参考文献
展开全部
ASIC设计理论与实践——RTL 验证、综合与版图设计是2019年由人民邮电出版社出版,作者刘雯。
版权说明：本电子书已获得正版授权，由出版社通过知传链发行。
得书感谢您对《ASIC设计理论与实践——RTL 验证、综合与版图设计》关注和支持，如本书内容有不良信息或侵权等情形的，请联系本网站。
