电子书
编辑推荐
适读人群 ：集成电路IC设计工程师，微电子与集成电路相关专业师生
大量彩图 具体案例；
提供PPT学习资料，微信搜索“科技电眼”公众号回复书后条码下方ISBN号获取。
内容简介
本书意在向从事半导体行业的朋友介绍半导体工艺闩锁效应和ESD保护技术，目的是为了能给业内人士提供简单易懂并且与实际应用相结合的书。本书通过介绍业界的闩锁效应的测试条件和标准，然后依据闩锁效应的测试结果进行物理分析，就是从结果推到原因，从而达到理论与实际相结合，让大家能快速理解发生闩锁效应的原因以及如何预防闩锁效应。之后以ESD的行业测试模型为出发点对ESD进行分析，再根据ESD测试模型来分析和设计ESD保护电路。让大家能快速了解ESD设计的原理以及要求。
章节目录
- 封面
- 前折页
- 书名页
- 版权页
- 写作缘由与编写过程
- 致谢
- 目录
- 第1章 引言
- 1.1 闩锁效应概述
- 1.1.1 闩锁效应出现的背景[1]
- 1.1.2 闩锁效应简述
- 1.2 闩锁效应的研究概况[6]
- 1.3 小结
- 参考文献
- 第2章 CMOS集成电路寄生双极型晶体管
- 2.1 双极型晶体管原理[1]
- 2.1.1 双极型晶体管的工艺结构
- 2.1.2 双极型晶体管的工作原理
- 2.1.3 双极型晶体管的击穿电压
- 2.1.4 利用双极型晶体管分析PNPN的闩锁效应[2]
- 2.2 CMOS集成电路中的寄生效应
- 2.2.1 CMOS中的阱电阻
- 2.2.2 CMOS中的寄生双极型晶体管
- 2.2.3 HV-CMOS中的寄生双极型晶体管
- 2.2.4 BCD中的寄生双极型晶体管
- 2.3 小结
- 参考文献
- 第3章 闩锁效应的分析方法
- 3.1 闩锁效应的分析技术
- 3.1.1 传输线脉冲技术
- 3.1.2 直流测量技术
- 3.2 两种结构的闩锁效应简介
- 3.2.1 PNPN闩锁效应
- 3.2.2 NPN闩锁效应
- 3.3 小结
- 参考文献
- 第4章 闩锁效应的物理分析
- 4.1 闩锁效应的触发机理分类
- 4.1.1 NW衬底电流触发
- 4.1.2 PW衬底电流触发
- 4.1.3 NW和PW衬底电流同时触发
- 4.2 闩锁效应的触发方式[1]
- 4.2.1 输出或者输入管脚的浪涌信号引起PN结导通
- 4.2.2 电源管脚的浪涌信号引起击穿或者穿通
- 4.2.3 电源上电顺序引起的闩锁效应
- 4.2.4 场区寄生MOSFET
- 4.2.5 光生电流
- 4.2.6 NMOS热载流子注入
- 4.3 小结
- 参考文献
- 第5章 闩锁效应的业界标准和测试方法
- 5.1 JEDEC概述
- 5.2 闩锁效应的测试[1]
- 5.2.1 电源过电压测试V-test
- 5.2.2 过电流测试I-test
- 5.3 与无源元件相连的特殊管脚
- 5.3.1 特殊性质的管脚
- 5.3.2 特殊管脚的案例
- 5.4 闩锁失效判断
- 5.5 实际案例
- 5.5.1 过电压测试V-test案例
- 5.5.2 过电流测试I-test案例
- 5.6 小结
- 参考文献
- 第6章 定性分析闩锁效应
- 6.1 实际工艺定性分析
- 6.1.1 MOS器件之间的闩锁效应
- 6.1.2 二极管之间的闩锁效应
- 6.1.3 二极管与MOS器件之间的闩锁效应
- 6.1.4 N型阱与1.8V PMOS/13.5V PMOS之间的闩锁效应
- 6.1.5 N型阱与1.8V P-diode/13.5V P-diode之间的闩锁效应
- 6.2 特定条件定性分析
- 6.2.1 电压定性分析
- 6.2.2 版图定性分析
- 6.3 小结
- 第7章 触发闩锁效应的必要条件
- 7.1 物理条件
- 7.1.1 回路增益βnβp＞1
- 7.1.2 阱等效电阻Rn和Rp足够大
- 7.1.3 形成低阻通路
- 7.2 电路偏置条件
- 7.2.1 电源电压大于自持电压
- 7.2.2 瞬态激励足够大
- 7.2.3 适合的偏置条件
- 7.3 小结
- 第8章 闩锁效应的改善方法
- 8.1 版图级抗闩锁措施[1]
- 8.1.1 减小Rn和Rp
- 8.1.2 减小βn和βp
- 8.1.3 加少子和多子保护环
- 8.2 工艺级抗闩锁措施[1]
- 8.2.1 外延CMOS技术
- 8.2.2 NBL深埋层技术
- 8.2.3 SoI CMOS技术
- 8.2.4 深沟槽隔离技术
- 8.2.5 倒阱工艺技术
- 8.2.6 增大NW结深
- 8.3 电路级抗闩锁措施
- 8.3.1 串联电阻
- 8.3.2 反偏阱
- 8.4 小结
- 参考文献
- 第9章 闩锁效应的设计规则
- 9.1 IO电路的设计规则[1]
- 9.1.1 减小寄生双极型晶体管放大系数
- 9.1.2 改善阱等效电阻
- 9.1.3 加少子和多子保护环
- 9.2 内部电路的设计规则[1]
- 9.2.1 抑制瞬态激励
- 9.2.2 防止自身寄生双极型晶体管开启
- 9.3 小结
- 参考文献
- 第10章 闩锁效应的实例分析
- 10.1 器件之间的闩锁效应
- 10.1.1 输出电路18V PMOS与18V NMOS之间的闩锁效应
- 10.1.2 内部电路5V PMOS与5V NMOS之间的闩锁效应
- 10.1.3 电源保护电路13.5V P-diode与13.5V NMOS之间的闩锁效应
- 10.2 器件与阱之间的闩锁效应
- 10.3 闩锁效应测试击毁Poly电阻
- 10.4 小结
- 第11章 寄生器件的ESD应用
- 11.1 寄生NPN的ESD应用
- 11.1.1 NMOS寄生NPN
- 11.1.2 寄生NPN非均匀导通问题
- 11.1.3 GTNMOS电源钳位保护电路
- 11.1.4 STNMOS电源钳位保护电路
- 11.2 寄生PNPN的ESD应用
- 11.2.1 CMOS寄生PNPN
- 11.2.2 寄生PNPN电源钳位ESD保护电路
- 11.2.3 PNPN结构的设计规则
- 11.3 小结
- 总结
- 附录 集成电路制造工业常用缩略语及中文释义
- 后折页
- 封底
展开全部
CMOS集成电路闩锁效应是2020年由机械工业出版社出版,作者温德通。
版权说明：本电子书已获得正版授权，由出版社通过知传链发行。
得书感谢您对《CMOS集成电路闩锁效应》关注和支持，如本书内容有不良信息或侵权等情形的，请联系本网站。
电子书
电子书
电子书
电子书
电子书
适读人群：使用Excel的人员涵盖了各行业的业务人员，这些人包括财务人员，销售人员，办公室职员等Excel达人手册：表格设计的重点、难点与疑点精讲从读者的角度出发，让Excel...