1.突出技能，理论与实践相结合。2.全书将电子电路实训的内容分为基础性实训、基础设计性实训与综合实训以及仿真4个层次，满足该课程分层次的教学需求。3.本书内容强调“三基”，即基...
电子书
内容简介
本书是在湖南铁道职业技术学院《数字电子电路的分析与应用》课程多年改革与实施的基础上编写的。本书以理论知识、验证性实验、项目制作为主线，突出对学生数字电子电路分析与应用能力的培养，同时方便组织教学实施。主要内容有：逻辑代数基础、门电路及其应用、组合逻辑电路及其应用、触发器及其应用、集成555定时器及其应用、时序逻辑电路及其应用及模/数、数/模转换器及其应用。
章节目录
- fy
- bq
- qy
- ml
- 01
- 第一章
- 逻辑代数基础
- 教学目标
- 1.1 数字电子电路的基础知识
- 1.1.1 数字信号和模拟信号
- 1.1.2 数字电路的基本概念
- 1.1.3 数制和码制
- 一、数制
- 二、不同数制之间的相互转换
- 三、码制
- 1.1.4 算术运算和逻辑运算
- 1.2 逻辑代数中的三种基本运算
- 1.3 逻辑代数法则
- 1.3.1 逻辑代数的基本规则和定律
- 一、基本运算规则
- 二、常用的基本定律
- 1.3.2 逻辑代数的基本定理
- 一、代入定理
- 二、反演定理
- 三、对偶定理
- 1.4 逻辑函数及表示方法
- 1.4.1 逻辑函数的定义
- 1.4.2 逻辑函数的表示方法
- 一、逻辑真值表
- 二、逻辑函数式
- 三、逻辑图
- 四、波形图
- 五、卡诺图
- 1.4.3 逻辑函数表示方法之间的互换
- 一、根据逻辑真值表写逻辑表达式
- 二、根据逻辑表达式写逻辑真值表
- 三、根据逻辑表达式画逻辑电路图
- 四、根据逻辑电路图写出逻辑表达式
- 1.5 逻辑函数的公式法化简
- 1.5.1 逻辑函数的最简表达式
- 1.5.2 常用的公式法化简举例
- 1.6 逻辑函数的卡诺图化简
- 1.6.1 逻辑函数的卡诺图表示法
- 1.6.2 用卡诺图化简逻辑函数
- 一、最小项合并规则
- 二、卡诺图化简的一般步骤
- 1.6.3 具有无关项的逻辑函数及其化简
- 一、约束项、任意项和逻辑函数式中的无关项
- 二、无关项在逻辑函数化简中的应用
- 本章小结
- 习题
- 一、填空题
- 二、判断题
- 三、选择题
- 四、综合题
- 02
- 第二章
- 门电路及其应用
- 教学目标
- 2.1 逻辑门电路概述
- 2.2 半导体元器件的开关特性
- 2.2.1 二极管的开关特性
- 2.2.2 晶体管的开关特性
- 2.2.3 MOS管的开关特性
- 2.3 分立元件逻辑门电路
- 2.3.1 最简单的与、或、非门电路
- 一、二极管与门
- 二、二极管或门
- 三、三极管非门
- 2.3.2 五种常用的复合逻辑及其门电路
- 一、与非门
- 二、或非门
- 三、与或非门
- 四、异或门
- 五、同或门
- 2.4 集成逻辑门电路
- 2.4.1 常用的TTL与CMOS集成逻辑门电路芯片
- 一、TTL集成门电路
- 二、CMOS集成门电路
- 2.4.2 TTL与CMOS集成逻辑门使用注意事项
- 一、TTL门的使用注意事项
- 二、使用MOS门的注意事项
- 2.4.3 不同类型门电路的接口问题
- 一、TTL电路驱动CMOS门电路
- 二、CMOS门电路驱动TTL电路
- 2.4.4 TTL与CMOS集成电路性能比较
- 2.4.5 门电路应用举例
- 一、市电电压双向越限报警保护器
- 二、采用CD4011的超温监测自动控制电路
- 三、水开报警器
- 2.5 实验一 集成门电路功能的测试与转换
- 2.5.1 实验目的
- 2.5.2 实验箱技术与知识
- 2.5.3 实验仪器和芯片
- 2.5.4 实验内容与步骤
- 2.5.5 实验总结
- 2.6 项目一 声光控制开关电路的制作与调试
- 2.6.1 项目概述
- 2.6.2 声光控制开关电路的工作原理
- 一、主回路
- 二、晶闸管控制电路
- 2.6.3 声光控制开关电路的调试
- 一、调试准备
- 二、电路调试
- 三、电路维修
- 本章小结
- 习题
- 一、选择题
- 二、判断题（正确的打√，错误的打×）
- 三、填空题
- 03
- 第三章
- 组合逻辑电路及其应用
- 教学目标
- 3.1 组合逻辑电路概述
- 3.1.1 组合逻辑电路的特点
- 3.1.2 组合逻辑电路的功能描述
- 3.2 组合逻辑电路的分析
- 3.2.1 组合逻辑电路的分析方法
- 3.2.2 组合逻辑电路的分析举例
- 3.3 组合逻辑电路的设计
- 3.3.1 组合逻辑电路的设计方法
- 3.3.2 组合逻辑电路的设计举例
- 3.4 常用的组合逻辑电路
- 3.4.1 编码器和译码器
- 一、编码器
- 二、译码器
- 3.4.2 半加器和全加器
- 一、半加器
- 二、全加器
- 3.4.3 数据分配器和数据选择器
- 一、数据分配器
- 二、数据选择器
- 3.5 实验二 组合逻辑电路的设计与测试
- 3.5.1 实验目的
- 3.5.2 实验设备与器件
- 3.5.3 实验内容与步骤
- 3.6 实验三 集成编码器、译码器的逻辑功能测试及应用
- 3.6.1 实验目的
- 3.6.2 实验设备与器件
- 3.6.3 实验内容与步骤
- 3.7 项目二 逻辑笔的设计与制作调试
- 3.7.1 项目描述
- 3.7.2 项目电路原理分析与显示部分设计
- 3.7.3 项目电路测试
- 本章小结
- 习题三
- 一、填空题
- 二、是非题（正确的打√，错误的打×）
- 三、选择题（可多选）
- 四、分析计算题
- 五、设计题
- 04
- 第四章
- 触发器及其应用
- 4.1 触发器概述
- 4.2 触发器的基本形式（电平触发型的触发器）
- 4.3 边沿触发型的触发器
- 4.4 主从触发器
- 4.5 触发器逻辑功能的转换
- 4.6 实验四 触发器逻辑功能的测试与转换
- 4.7 触发器的应用
- 4.8 项目三 四路抢答器的制作与调试
- 本章小结
- 05
- 第五章
- 集成555定时器及其应用
- 教学目标
- 5.1 集成555定时器概述
- 5.1.1 555定时器的电路结构和工作原理
- 5.1.2 555定时器的逻辑功能
- 5.2 施密特触发器
- 5.2.1 施密特触发器的电路结构
- 5.2.2 施密特触发器的工作原理
- 5.2.3 施密特触发器的应用
- 5.3 单稳态触发器
- 5.3.1 单稳态触发器的电路结构
- 5.3.2 单稳态触发器的工作原理
- 5.3.3 单稳态触发器的应用
- 5.4 多谐振荡器
- 5.4.1 多谐振荡器的电路结构
- 5.4.2 多谐振荡器的工作原理
- 5.4.3 多谐振荡器的应用
- 5.4.4 石英晶体振荡器
- 5.5 实验五 555定时器应用电路的测试
- 5.5.1 实验目的
- 5.5.2 实验技术与知识
- 5.5.3 实验仪器和芯片
- 5.5.4 实验内容及步骤
- 5.5.5 实验总结
- 一、思考
- 二、分析与计算
- 5.6 项目四 双路报警器的制作与调试
- 5.6.1 项目概述
- 5.6.2 双路报警器电路的工作原理
- 5.6.3 双路报警器电路的调试
- 本章小结
- 习题
- 一、填空题
- 二、选择题
- 三、判断题（正确的打√，错误的打×）
- 四、综合题
- 06
- 第六章
- 时序逻辑电路及其应用
- 教学目标
- 6.1 时序逻辑电路概述
- 输出方程：
- 驱动方程：
- 状态方程：
- 6.2 时序逻辑电路的分析
- 6.2.1 时序逻辑电路的分析方法
- 6.2.2 时序逻辑电路分析举例
- （2）输出方程： （6.2）
- （3）驱动方程 ： ，K0= ；J1= ，K1= ；J2= ，K1= 。
- （2）时钟方程 。
- 6.3 时序逻辑电路的设计
- 6.3.1 时序逻辑电路的设计步骤
- 6.3.2 时序逻辑电路设计举例
- 由于选用JK触发器，其特性方程为 ，因此，在化简时得到的状态方程在形式上要和特性方程一致，这样有利于通过比较求得驱动方程。方法上，只要把包含因子Qn和 的最小项分开进行合并，便可直接得到与特性方程相似的次态函数方程式。
- 6.4 计数器
- 6.4.1 计数器的分类
- 6.4.2 二进制计数器
- 一、异步二进制计数器
- 电路组成：图6.4.1是用三个D触发器构成的三位二进制异步加法计数器。计数脉冲送到最低位的触发器的时钟控制端，低位的输出端 接到高一位的时钟控制端。各触发器的D输入端接到其输出端 ，处于计数状态，即当时钟控制端接到正跳变（0→1）时状态发生翻转。
- 第一个计数脉冲上升沿作用后，FF0状态发生翻转，计数器的状态变为001， 产生负跳变（1→0），Q2、Q1不变。
- 第二个计数脉冲上升沿作用后，FF0状态再次发生翻转，Q0由1变为0； 产生正跳变，FF1状态发生翻转，Q1由0变为1；Q2不变，计数器的状态变为010。
- 二、同步二进制计数器
- 如果把图6.4.2所示电路中接Q0和Q1的线分别改接到 和 上，则可以构成同步二进制减法计数器。同样可用上述方法分析其工作原理。
- 6.4.3 十进制计数器
- 6.5 集成计数器及其应用
- 6.5.1 集成十进制同步双计数器CD4518
- 6.5.2 集成十进制异步计数器74LS90
- 6.5.3 4位二进制同步集成加法计数器74LS161/163
- 图6.5.4是74LS161的引脚排列及逻辑符号示意图， 是清零端， 为置数控制端，CTT、CTP为计数控制端，CO为进位输出端。功能说明如下： 为异步清零端，当 =0时，不管其他输出端如何，触发器清零，即Q3Q2Q1Q0=0000。由于清零与CP无关，所以称为异步清零。 为同步并行置数端，当 =1， =0时，时钟脉冲CP上升沿一到来，触发器便分别接受并行数据输入信号D0～D3，即Q3Q2Q1Q0=D3D2D1D0。由于置数操作必须有CP的上升沿相配合，故称为同步预置。当 = =1且CTT CTP...
- 6.5.4 4位集成二进制同步可逆计数器
- CR为清零端，高电平有效； 为异步置数控制端，低电平有效；CPU为加法计数脉冲输入端，CPD为减法计数脉冲输入端，二者都是上升沿计数； 为借位输出器（减法计数下溢时，该端输出低电平）； 为进位输出器（加法计数上溢时，该端输出低电平）。
- 6.5.5 集成十进制加减计数/译码/锁存/驱动器CC40110
- 6.5.6 利用集成计数器构成N进制计数器
- 一、中规模集成计数器的级联
- 二、利用置零法获得任意进制计数器
- 74LS161具有异步清零功能，因此可以采用异步置零法，使复位端 为零，迫使计数器在正常计数过程中跳过无效状态，实现所需进制的计数器。图6.5.8（a）利用74LS161的 端构成12进制计数器。
- 三、利用置数法获得任意进制计数器
- 6.6 实验六 计数器的测试与应用
- 6.6.1 实验目的
- 6.6.2 实验技术与设备
- ：借位输出端（低电平有效） ：借位输出端（低电平有效）
- （5）当进行减法计数时，计数下溢，借位输出端 端输出一个宽度等于CPD低电平部分的低电平脉冲；
- （6）当进行加法计数时，计数上溢，进位输出端 端输出一个宽度等于CPU低电平部分的低电平脉冲；
- （7）把 端、 端分别与后一级的CPD、CPU相连，可以进行级联。
- 把借位输出端 端连接到异步并行置数控制端 ，当借位输出端 端输出0时，就可以将数据D0 ～ D3直接置入计数器Q0 ～ Q3，改变D0 ～ D3的数码就可以成为N进制计数器。当D3 ～ D0=1001（十进制数9），就成为九进制计数器，74LS193组成九进制减法计数器的连接图如图6.6.3所示。
- 把进位输出端 端连接到异步并行置数控制端 ，当进位输出端 端输出0时，就可以将数据D0 ～ D3直接置入计数器Q0 ～ Q3，改变D0 ～ D3的数码就可以成为N（N=(16−1−M)）进制计数器。当预置数D3 ～ D0=0101（十进制数M =5）时，就成为十进制计数器（16−1−5=10），74LS193组成十进制（16−1−5=10）加法计数器的连接图如图6.6.4所示。
- 图6.6.4是74LS193用把进位输出端 端连接到异步并行置数控制端 组成10进制加法计数器的连接图。
- 6.6.3 实验仪器与芯片
- 6.6.4 实验内容和步骤
- 按照图6.6.8、图6.6.9接线，用74LS193的 端反馈，构成N进制（N=10，N=6）加法计数器，其中D3 ～ D0悬空，即初始值为0，将Q0 ～ Q3接逻辑电平显示器，结果计入表6.6.5中，注意观察暂态。
- 2．构成16进制减法计数器。按照图6.6.11接线，在CPD端加入1Hz的脉冲信号，CR=0，CPU =1， =1，Q0 ～ Q3接逻辑电平显示器，将输出的结果填入表6.6.6中。
- 3．按照图6.6.3接线，将74LS193的 端与 端连接起来，构成N进制减法计数器，其中D3 ～ D0=1001，将Q0 ～ Q3接逻辑电平显示器，结果计入表6.6.7中，注意观察暂态。
- 4．按照图6.6.4接线，将74LS193的 端与 端连接起来，其中D3 ～ D0=1001构成N进制加法计数器，将Q0 ～ Q3接逻辑电平显示器，结果计入表6.6.7中，注意观察暂态。
- 6.6.5 实验总结
- 6.7 寄存器与存储器
- 6.7.1 寄存器
- 一、数码寄存器
- 图6.7.2所示是4边沿D触发器74175、74LS175的逻辑电路图和逻辑符号。D0～D3是并行数码输入端， 是清零端，CP是控制时钟脉冲端，Q0～Q3是并行数码输出端。表6.7.1所示是4边沿D触发器74175、74LS175的功能表。
- （1） 异步清零。无论寄存器中原来的内容是什么，只要 ＝0就立即通过异步输入端将4个边沿D触发器都复位到0状态。
- （2）送数 ：当CP上升沿送数时。无论寄存器中原来存储的数码是什么，在 ＝1时，只要送数控制时钟脉冲CP上升到沿到来，加在并行数码输入端D0～D3的数码马上就被送入进寄存器中，即Q3Q2Q1Q0=D3D2D1D0。
- （3）保持：当CP上升沿以外时间，寄存器保持内容不变，即各个输出端Q、 的状态与并行数码输入端D0～D3的数码无关，都将保持不变。
- 二、移位寄存器
- 图6.7.5所示是4位双向移位寄存器74LS194的引出端排列图和逻辑功能示意图。 是清零端，M1、M0是工作状态控制端，DSR、DSL分别为右移和左移串行数码输入端，是并行数码输入端，Q3Q2Q1Q0是并行数码输出端，CP是时钟脉冲—移位操作信号。
- （1）清零功能：当时 ＝0时，双向移位寄存器异步清零。
- （2）保持功能：当 ＝1且M1M0=00或CP无上升沿时，双向移位寄存器保持状态不变。
- （3）并行送数功能：当 ＝1且M1M0=11时，CP上升沿可将加在并行输入端的数码D3D2D1D0送入寄存器中。
- （4）右移串行送数功能：当 ＝1且M1M0=01时，在CP上升沿的操作下，可依次把加在DSR端的数码串行送入寄存器中。
- （5）左移串行送数功能：当 ＝1且M1M0=10时，在CP上升沿的操作下，可依次将加在DSL端的数码串行送入寄存器中。
- 6.7.2 存储器
- 一、只读存储器
- 常用LSIROM型号有2764、27128、27256和27512等。图6.7.9是EPROM27256引脚排列图。正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V； 为输出使能端， =0时允许输出； =1时，输出被禁止，ROM输出端为高阻态。 为片选端， =0时，ROM工作； =1时，ROM停止工作，且输出为高阻态（不论 为何值）。
- 把各个芯片的输出数据线和输入地址线都对应地并联起来，而用高位地址的译码输出作为各芯片的片选信号 ，即可组成总容量等于各芯片容量之和的存储体。图6.7.11所示是用4片27256扩展成为4×32k×8位存储体的简化电路连线图。
- 在图6.7.11所示电路中，地址码A0～A14接到各个芯片的地址输入端，高位地址为2线-4线译码器74LS139/2的输入信号，经译码后产生的4个输出信号分别接到4个芯片的 端，对它们进行片选。
- 二、读/写存储器
- 图6.7.16所示是6116静态RAM的引出端排列图。 是片选端， 是输出使能端， 是写入控制端，A0～A10是地址码输入端，D0～D7是数码输出端。
- 6.8 项目五 测频仪的制作与调试
- 6.8.1 项目概述
- 6.8.2 测频仪电路的工作原理
- 6.8.3 测频仪电路的调试
- 一、调试准备
- 二、电路调试与维修
- 三、电路测试
- 四、电路拓展分析
- 本章小结
- 习题
- 一、选择题
- 二、判断题（正确的打√，错误的打×）
- 三、填空题
- 07
- 第七章
- 模/数、数/模转换器及其应用
- 教学目标
- 7.1 模/数、数/模转换器的概述
- 7.2 A/D转换基本原理
- 7.3 A/D转换器的原理与主要性能指标
- 7.3.1 A/D转换器的原理
- 一、直接A/D转换器
- 二、间接型A/D转换器
- 7.3.2 A/D转换器的主要性能指标
- 7.4 D/A转换器原理和主要性能指标
- 7.4.1 D/A转换器的原理
- 7.4.2 D/A转换器的主要性能指标
- 7.5 集成A/D、D/A转换器芯片介绍及其应用
- 7.5.1 集成A/D转换器芯片介绍及其应用
- ADC080X系列A/D转换器
- 7.5.2 集成D/A转换器芯片介绍及其应用
- 7.6 实验七 ADC0804CN芯片的应用实验
- 7.6.1 实验目的
- 7.6.2 实验设备与器件
- 7.6.3 实验内容与步骤
- 7.6.4 试验总结
- 7.7 项目六 数显温度测试仪电路的制作与调试
- 7.7.1 项目描述
- 7.7.2 项目电路及原理分析
- 7.7.3 项目制作与调试
- 7.7.4 项目总结
- 本章小结
- 习题
- FL
- 附录
- Multisim软件介绍及应用实例
- 1.1 仿真的意义
- 1.2 Multisim仿真软件介绍
- 1.3 Multisim的基本界面
- 1.3.1 Multisim的主窗口
- 1.3.2 Multisim的菜单软件
- 1.4 门电路仿真实例
- 1.4.1 74LS00D集成逻辑门传输特性仿真测试
- 1.4.2 与非门74LS00N的逻辑功能测试仿真
- 1.4.3 仿真习题：用与非门组成其他功能门电路
- 1.5 组合逻辑电路仿真实例
- 1.5.1 加法器的仿真（8421码转换成余3码的仿真）
- 1.5.2 74LS138D译码器真值表仿真以及逻辑分析
- 1.5.3 利用虚拟仪器中的逻辑转换仪来进行组合逻辑电路的设计仿真
- 1.5.4 编码器和数码显示电路仿真
- 1.5.5 数据选择器电路仿真
- 1.6 触发器仿真实例
- 1.6.1 JK触发器CC4027的功能仿真
- 1.6.2 四路抢答器的仿真测试
- 1.7 集成555定时器仿真实例
- 1.7.1 施密特触发器电路
- 1.7.2 单稳态电路仿真
- 1.7.3 多谐振荡器仿真
- 1.7.4 救护车警笛电路的仿真
- 1.8 时序逻辑电路仿真实例
- 1.8.1 4位二进制计数器74LS161的功能仿真
- 1.8.2 六十进制计数器的仿真电路
- 1.9 模/数、数/模转换器仿真实例
- 1.9.1 ADC电路仿真
- 1.9.2 D/A仿真
- ckwx
展开全部
数字电子电路分析与应用是2015年由人民邮电出版社出版,作者谢永超。
版权说明：本电子书已获得正版授权，由出版社通过知传链发行。
得书感谢您对《数字电子电路分析与应用》关注和支持，如本书内容有不良信息或侵权等情形的，请联系本网站。
电子书
电子书
为了适应数字通信新技术的发展需要，本书在简要介绍了数字通信基本概念的基础上，详细论述了数字终端编码技术——语音信号数字化（包括脉冲编码调制PCM及语音信号压缩编码）、时分多路复...
电子书
本书从基础和本质的扩声知识着手，逐步展开和深化，既有工程计算，又有实践应用。全书分基础篇和应用篇两部分；基础篇以声学基础知识、数据通信网络和数字扩声新技术为主题，引用了许多实用...
电子书
全书共分10章。理论内容主要包括逻辑代数、集成门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲信号的产生与整形、模拟量和数字量的转换、半导体存储器和可编程逻辑器件。在每一章中，...
电子书
本书共8章，主要分三个部分。第一部分为数字信号与系统的分析方法，内容包括：离散时间信号与系统、离散时间信号与系统的频域分析、离散傅里叶变换、快速傅里叶变换。第二部分为系统的设计...
电子书
本书结合作者多年的教学经验和科研实践编写而成，系统介绍了数字图像处理技术和分析的基础理论、基本原理和实用的处理方法与技术。全书内容包括概述（数字图像基础、数字图像的表示和像素间...