参考文献
［1］A Wolf. Silicon Processing for VLSI Era, vol. 2-Process Intergration. California Sunset Beach, 1990.
［2］C Y Chang, S M Sze. ULSI Technology［M］. The McGraw-Hill companies, 1996.
［3］Caltex Clock-IC CT7004 in PMOS Technology, 1974.
［4］F. M. Wanlass, C. T. Sab. Nanowatt Logic Hsing Field Effect Metal Oxide Semiconductor Triodes［C］. 1963 Int. Solid State Circuit Conf., pp. 32-33（Feb. 1963）.
［5］T Yuzubira, T Yamaguchi, J Lee. Submicron bipolar-CMOS technology using 16GHz ft double poly-Si bipolay devices［J］. IEDM Technology Digest, 1988:748.
［6］K Miyata. BiCMOS technology overview［J］. IEDM short course, 1987:1.
［7］A. R. Alvarez, BiCMOS Technology and Applications［J］, Kluwer, Norwell, MA, 1989.
1Å=0.1nm=10
-10
m。
第2章
先进工艺制程技术
随着集成电路制程工艺技术不断发展到纳米级以下，为了不断改善器件的性能，半导体业界不断引入新的先进工艺技术，例如应变硅技术、HKMG技术、FD-SOI和FinFET技术。
通过介绍这些先进的工艺技术的物理机理和工艺实现过程，让广大的读者可以快速地了解这些先进的工艺技术。
2.1
应变硅工艺技术
应变硅技术是指通过应变材料产生应力，并把应力引向器件的沟道，改变沟道中硅材料的导带或者价带的能带结构，可以通过合理的器件设计来获得合适的应力方向从而减小能带谷内、谷间散射概率以及载流子（电子和空穴）沟道方向上的有效质量，达到增强载流子迁移率和提高器件速度的目的，通过应用应变硅技术制造集成电路的工艺称为应变硅工艺制程技术。
2.1.1 应变硅技术的概况
20世纪80年代，Si/SiGe异质结技术快速发展，应变硅技术开始出现。1985年，Abstreiter等人
［1］
在Si
1-x
Ge
x
合金衬底上外延生长应变硅，并观察到二维电子气，并基于Shubnikov-de Haas和回旋加速共振试验确定了硅导带中原六重简并的Δ6能谷分裂成低能量的二重Δ2能谷和高能量的四重Δ4能谷。但是，当时应变硅是生长在缺陷密度非常高的Si
1-x
Ge
x
层上，致使应变硅中的电子霍尔迁移率比体硅低。
1991年，贝尔实验室的Fitzgerald通过运用高温下Ge的组分渐变，降低了在Si
1-x
Ge
x
层上应变硅的位错密度，把位错密度从10
8
cm
-2
降低到10
6
cm
-2
，从而把二维电子气的迁移率从19000cm
2
/（V·s）提高到96000cm
2
/（V·s），所以应变硅中的电子霍尔迁移率比体硅有了显著提高
［2～4］
。Fitzgerald还提出了应变硅（Strained Silicon）的概念。
1992年，斯坦福大学的Welser等人
［5］
，在国际电子器件大会（IEDM）上，首次报道了制造在Ge的组分渐变缓冲层上的长沟道应变硅NMOS，该NMOS是以SiO
2
为栅介质，应变硅表面的沟道电子迁移率相对于体硅器件的提高了70%，也就是应变硅NMOS的速度提高70%。
1993年，Nayak等人