类似推荐
编辑推荐
芯片ESD防护设计完全指南。
内容简介
本书涉及模拟集成电路和系统关键方面的系统级静电放电（ESD）保护设计。
本书重点介绍嵌入式半导体集成电路（IC）、片上系统组件和集成电路系统级保护设计。
本书基于IC系统的ESD保护的循序渐进的过程，结合集成电路级和系统级ESD测试方法的相关性探讨，提供一个详细可用的芯片级ESD测试方法。
作者简介
作者弗拉迪斯拉夫·瓦什琴科，于1987和1990年在莫斯科物理技术学院获得工程物理硕士学位和半导体物理博士学位。他曾在美国国家半导体公司负责ESD组的技术开发。自2011年起，他在美信集成产品公司担任ESD组的执行董事，他和他的团队主要负责ESD-IC协同设计的业务流程，包括ESD设计指南、闩锁规则、新ESD技术开发、产品评价、自动闩锁及ESD验证和系统级认证。他拥有151项美国专利并发表超过120篇论文。
章节目录
版权信息
译者序
前言
第1章 系统级ESD设计
1.1 认识ESD事件
1.1.1 IC和系统级ESD应力
1.1.2 IC元器件和系统ESD设计趋势
1.2 片上ESD防护策略
1.2.1 基于轨的ESD防护网络
1.2.2 局部钳位网络和两级防护
1.2.3 多电压域
1.3 片外ESD防护策略
1.3.1 高集成度的趋势：SoC和SiP
1.3.2 ESD电压抑制
1.3.3 电容和信号完整性
1.3.4 片外网络的ESD抑制因素
1.4 基于ESD紧凑模型的防护网络仿真
1.4.1 低压器件的ESD紧凑模型
1.4.2 高压器件的ESD紧凑模型
1.5 用混合模式电路仿真进行片上ESD设计
1.5.1 基于TCAD的工业级ESD开发流程
1.5.2 参数化器件和工艺的新方法
1.6 小结
第2章 系统级测试方法
2.1 板级测试方法
2.1.1 一般电气设备的IEC 61000-4-2标准和测试方法
2.1.2 汽车标准ISO 10605
2.1.3 IEC 61000-4-5浪涌标准
2.2 HMM测试
2.2.1 具有ESD枪的HMM装置
2.2.2 50Ω的HMM装置
2.3 传输线脉冲表征
2.3.1 TLP测试方法
2.3.2 极快TLP测试方法
2.4 ESD应力的瞬态波形表征
2.4.1 ESD波形校准
2.4.2 HV电路的瞬态特性
2.4.3 晶圆级HMM装置的瞬态特性
2.5 HMM测试仪相关
2.5.1 测试装置和器件表征
2.5.2 阻抗匹配和对失效水平的影响
2.6 小结
第3章 片上系统级ESD器件和钳位
3.1 片上ESD设计的重要入门知识
3.1.1 局部钳位和基于轨的防护网络
3.1.2 半导体结构的电导率调制
3.1.3 集成工艺中ESD相关细节
3.1.4 ESD脉冲域的SOA和自防护
3.2 系统级防护的低压ESD器件
3.2.1 非回滞解决方案
3.2.2 SCR和LVTSCR器件
3.2.3 高维持电压SCR
3.2.4 低压双向器件
3.3 系统级防护的高压ESD器件
3.3.1 高压有源钳位
3.3.2 LDMOS-SCR器件
3.3.3 高维持电压HV器件：雪崩二极管
3.3.4 横向PNP ESD器件
3.3.5 HV双向器件
3.4 ESD单元设计原理
3.4.1 不受欢迎的多叉指开启效应
3.4.2 多晶硅镇流克服多叉指开启效应
3.4.3 通过适当的单元布图工程克服多叉指不均匀开启效应
3.4.4 金属化限制及优化
3.5 ESD器件工艺能力指数
3.5.1 对器件工艺能力指数的认识
3.5.2 雪崩二极管击穿的Cpk仿真
3.5.3 NLDMOS-SCR钳位的Cpk分析
3.6 总结
第4章 系统级应力下的闩锁
4.1 常规的I/O闩锁和核心电路闩锁
4.1.1 闩锁仿真结构
4.2 高压闩锁
4.2.1 n外延-n外延闩锁
4.2.2 有源保护环隔离和实验对比
4.2.3 高压闩锁抑制规则
4.3 TLU
4.3.1 TLU闩锁测试
4.3.2 电源轨中开关引脚的TLU
4.3.3 TLU，基于独立ESD器件的简单网络
4.3.4 TLU，片上和片外防护网络的影响
4.4 应用案例
4.4.1 LIN和CAN收发机
4.4.2 CAN收发机案例研究
4.5 总结
第5章 IC与系统的ESD协同设计
5.1 采用硅基TVS元器件进行片外ESD防护
5.1.1 硅基TVS器件结构
5.1.2 硅基TVS器件特性
5.2 系统级ESD设计建模和仿真
5.2.1 ESD测试模型
5.2.2 ESD器件的行为模型
5.2.3 TVS二极管模型
5.2.4 板级无源元器件建模
5.2.5 混合模式仿真
5.3 基于数据手册的系统级ESD防护设计
5.4 IC与系统的ESD协同设计概念
5.4.1 基于TLP数据的协同设计方法
5.4.2 基于HMM测试的IC与系统协同设计
5.4.3 基于TLP和HMM测试的协同设计流程
5.5 系统感知片上ESD防护设计
5.5.1 案例研究的实验设置
5.5.2 给外部IC引脚选择合适的ESD钳位器件
5.5.3 基于先进CMOS工艺的协同设计
5.5.4 元器件级ESD设计准则
5.6 系统级ESD协同设计方法的比较
5.6.1 基于数据手册的设计
5.6.2 基于TLP特性的设计
5.6.3 基于HMM测试的设计优化
5.6.4 设计基准和比较
5.7 总结
5.8 展望
参考文献
缩略词表
系统与芯片ESD防护的协同设计是2019年由机械工业出版社华章分社出版,作者。
得书感谢您对《系统与芯片ESD防护的协同设计》关注和支持，如本书内容有不良信息或侵权等情形的，请联系本网站。
