关于本丛书

随着半导体行业的不断发展，集成电路已被广泛应用于所有电子设备，传媒、教育、娱乐、医疗、军工、通信等各领域的发展均离不开性能卓越的集成电路设备。集成电路巨大的技术优势体现在两方面：低成本与高性能。芯片通过光刻技术被整体印制成独立单元，加上采用极少材料的封装技术——使成本得以大幅降低；微小的体积以及元件的紧密排布使信息切换速度极快并且产生更少的能耗——其工作性能亦十分卓越。

越来越多的人进入到半导体行业，对于新入行的人士，他们希望系统地了解微电子与集成电路最新的知识，而对于资深的行业从业人士，他们希望深入地了解微电子与集成电路领域最先进的知识，在倾听了许多学生、工程师和爱好者的心声后，我们策划了微电子与集成电路先进技术丛书，旨在把国内外关于微电子与集成电路相关技术的精髓带给读者，使读者能够更好地掌握该领域的核心技术。

本套丛书有如下特色：

▲既包含国外经典微电子与集成电路相关书籍的翻译版，又有国内这方面专家的心血力作。

▲满足不同层次的读者需求，既有基础入门图书，又有高端应用读物。

▲理论联系实际，以实用技术为主，旨在解决设计和应用中遇到的实际问题。

希望广大读者朋友对本系列丛书提出好的意见和建议，如果对我们的图书感兴趣，希望推荐优秀外版图书或者撰写微电子与集成电路方面的相关图书，欢迎联系策划编辑江婧婧。

邮箱：jjjblue6268@sina.com

电话：010-88379765

编辑QQ：72205490

本书主要依托Cadence IC 617版图设计工具与Mentor Calibre版图验证工具，在介绍新型CMOS器件和版图基本原理的基础上，结合版图设计实践，采取循序渐进的方式，讨论使用Cadence IC 617与Mentor Calibre进行CMOS模拟集成电路版图设计、验证的基础知识和方法，内容涵盖了纳米级CMOS器件，CMOS模拟集成电路版图基础，Cadence IC 617与Mentor Calibre的基本概况、操作界面和使用方法，CMOS模拟集成电路从设计到导出数据进行流片的完整流程。同时分章节介绍了利用Cadence IC 617版图设计工具进行运算放大器、带隙基准源、低压差线性稳压器等基本模拟电路版图设计的基本方法。最后对Mentor Calibre在LVS验证中典型的错误案例进行了解析。

本书通过结合器件知识、电路理论和版图设计实践，使读者深刻了解CMOS电路版图设计和验证的规则、流程和基本方法，对于进行CMOS模拟集成电路学习的在校高年级本科生、硕士生和博士生，以及从事集成电路版图设计与验证的工程师，都会起到有益的帮助。

前言

在现代集成电路中，模拟电路大约占据了75%的比例。据统计，在第一次硅验证过程中，模拟电路的设计通常会耗费40%的设计努力，同时在设计错误中的占比也会超过50%。随着工艺进入纳米级阶段、系统级芯片（System-on-Chip，SoC）功能复杂度的不断提高，模拟设计方法和自动化将成为未来SoC设计的主要瓶颈。而模拟集成电路版图作为模拟设计物理实现的重要环节，在很大程度上决定了一款芯片的成败。

依据CMOS模拟集成电路版图设计与验证的基本流程，依托Cadence IC 617版图设计工具和Mentor Calibre物理验证工具，编者结合实例介绍了运算放大器等基本模拟电路的版图设计、验证方法，以供学习CMOS模拟集成电路版图设计的读者参考。

本书内容主要分为四部分，共8章内容：

第1章首先介绍了先进纳米级CMOS器件的理论知识，包括FD-SOI MOS-FET和FinFET两种主要结构的特点和物理特性。之后对深亚微米和纳米级工艺中的g

m

/I

D

设计方法进行了详细分析。