SystemVerilog是当前国内外被广泛使用的数字集成电路验证语言，它可以高效地对被测设计进行受约束的随机测试，从而在尽可能短的时间内达到令人满意的代码和功能覆盖率。熟练掌握Systemverilog语言是进一步学习UVM验证方法学的基础。本书讲解了SystemVerilog的基本语法和工作原理，同时结合了UVM验证方法学中的验证技术知识。讲述的内容主要包括：基本数据类型、接口、类、随机化、约
很抱歉，没有找到相关图书
小编已在寻找书籍的路上～
电子书
